DomesticConference_018

田中丸周平, 竹内健, “0.5V動作DRAM用60pJ, 立ち上がり時間3クロック, しきい値電圧ロス補償ワード線昇圧回路”, 電子情報通信学会 集積回路研究会, 信学技報, vol.109, no.134, ICD2009-19, pp.33-38, 2009年7月.

filed under: